This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PACKAGE OF INTEGRATED CIRCUIT

Patent Number:

JP59227143

Publication date:

1984-12-20

Inventor(s):

NISHIKAWA SEIICHI DAINIPPON INSATSU KK

Applicant(s):: Requested Patent:

☐ <u>JP59227143</u> Application Number: JP19830101317 19830607

Priority Number(s):

IPC Classification:

H01L23/12; H01L23/28; H01L23/48

EC Classification: Equivalents:

Abstract

PURPOSE:To contrive improvement of the mounting density by arranging the lead part of the lead frame on either of

the lop surface or the bottom surface of the resin sealed body.

CONSTITUTION: The leads 2b are arranged so as to surround a dhip bonding part 2a located in the center of the lead frame and one of the leads is formed to be connected to said bonding part 2a. In the center of each lead 2b, a terminal 2c projects vertically to the plane of the frame. After resin sealing 3, the terminal is exposed out of the resin surface and cut by the line CL thereby completing the operation. The exposed part of the lead is subjected to Au gilding or two-layer gilding of Ni and Au and the lead frame and the IC chip are connected by wire interconnection or gang interconnection. This constitution offers the IC suitable for incorporation of IC card especially. By using the projecting shape of the lead 2b, reinforcement of prevention of detachment and the device having high mounting density can be obtained.

Data supplied from the esp@cenet database - 12

19 日本国特許庁 (JP)

①特許出願公開

②公開特許公報(A)

昭59-227143

Silnt. Cl.3
H 01 L 23/12

識別記号

庁内整理番号 7357-5F 磁公開 昭和59年(1984)12月20日

23/28 23/48 7738-5F 7357-5F

発明の数 1 審査請求 未請求

(全 6 頁)

Q 集積回路パツケージ

願 昭58-101317

②特 ②出

顧 昭58(1983)6月7日

②発 明 者 西川誠一

小金井市貫井北町 2 --15--12

①出 願 人 大日本印刷株式会社

東京都新宿区市谷加賀町1丁目

12番地

②代 理 人 弁理士 猪股清

外3名

明維賞の小型(内容に変更なし) 明 聖 幸

1. 発明の名称 集積固路パッケージ

2. 符許請求の範囲・

- 1. リードフレームのリード部に1cチップが接 残された上で樹脂モールドが落され、次いで約 記リードフレームの不要部分が切断されること により複点される条数回路において、前記リー ドフレームのリード部を樹脂モールドの表面に 郵出させたことを特徴とする集象回路。
- 2. 特許請求の範囲第1項記載の集務問題において、前記リード第出部分は全メッキ層で被われてなる集務団路。
- 3. 特許請求の範囲無 1 項記載の集積回路において、前記リード算出部分はエッケルメッキ層および全メッキ層の 2 層メッキ層で被われてなる集積回路。
- 4. 特許請求の範囲第1項記載の集積回路において、前記リードフレームと前記1Cテップとは

リイヤポンデイングにより接続されてなる集積 個路。

5. 特許請求の範囲第1項記載の集款回路において、前記リードフレームと前記1Cチップとは ポヤンタボンデイングにより接続されてなる集業開除。

3. 発明の評価な批明

本元明は集散の終パッケージに関する。

近年電子回路の代名詞的存在となつた果状回路 は、単導体表子等により構成されたICテップ、 このICテップの塊子を外部に接続するため及び 果状回路を根柢的に支持するためのリード、なら びにICテップの對止およびICテップとリード との接続部分の對止、さらに集状回路会体のハゥ ジングとしてのペッケージからなつている。

このパンケージには対路タイプのものとモラミンクタイプのものがあり、まず対路タイプのものがあり、まず対路タイプのものは第1回または第2回化示すような構造となつている。第1回(a)、(s)のものはアニアルインライン

パッケータ(DIP)と呼ばれ、!Cナップになり ードフレーム2上に数像してICナップの端子と リードフレーム2のリードとをワイヤメンデイン メした上でICナップ1およびICナップ1とリ ードとの接限部分を物質モールド3により對止し でなる。また第2回のものはフラットパッケータ と呼ばれ、リードフレーム2のリードが平面内に 引き出されている。

一万七ラミックタイプのものに属る図(a)、(b) に
示すように、I C テップ1を セラミック基板 4 上
に設定して1 C テップ1 の畑子をセラミック基板
4 の周旋に設けたメタライズ電板5 にワイヤポン
デイングし至6を被せてなるものである。

これら複形タイプおよびセラミンクタイプの集 製回路はそれぞれ一長一短があるが、コスト的に 見た場合には樹脂タイプのものが遥かに利用しあ い。

しかしながら、複解タイプのものはリードが集 限回路の報方に出るため、いくつかの集積回路を 所足面領域内に並産しようとする場合に実装密度 が上げられないという欠点がある。

本発明は上述の点を考慮してなされたもので、 リードを重面、近面の少くとも一方に設けてなる 街路モールド型典板回路パンケージを提供するも のである。

以下第4回乃至第11回を参照して本発明を実施例につき説明する。

第4回は本発明の集務医師に用いるリードフレームの一例を平面形状で示したものであり、中央部に1 C テップ1を設置するための1 C テップマウント部2 a が設けられ、このマウント部2 a を取回んでリード2 b が 8 個似けられている。リード2 b の 1 つはマウント部2 a に達越されている。そして、各リード2 b の中央部には増子2 c が設けられている。この第子2 c はリードフレーム2の平面に対し管直方向に突出していて、後に術育モールド3 が進された状態で側前表面から似出するようになつている。

そして切断盤Cレで切断されることにより1つ の集骸回路が出来上る。

第5回(a)、(b)は本発明に係る集積回路ペッケーシの外級形状を示したもので、同回(a)はリード.2.6の側筋を一ルド側方への突出和分を切断したもの、同回(a)は消当の長さだけリード.2.6を表したものを示している。これらは何れも外部回路等との接続を主として度子2。により行うからリード.2.6を表でよく、また固定を接着等の他の手数によって行うことにより集積配路の実験密度を向上し待る。なお、リード.2.6を集積配路の固定に利用すれば剥奪防止効果が得られる。

第6回(a)、(b)、(c)は第4回のリードフレーよを用いて構成した本発明に係る集取回路の側断面形状を示したもので、同図(a)は増子でが複解モールド3の樹脂表面から突出した例、同図(c)は増子でが樹脂表面と同一面をなす場合、同図(c)は増子でが樹脂表面より催んでいる場合をそれぞれ示している。各場合とも増子2cの表面には全メッキ等を施しておくことが好ましい。

これら各 場介とも 1 C テンプ 1 はリードフレー

ユ2 に対し畑子2 eと反対側に設けてある。これは、IC ナップ1を塊子2 eと同一例に設けた場合、塊子2 e の突出寸法をIC ナップ1の高さよりも大としなければならず、それにはリードフレーム2 の板厚をかなり大にする等の対象が必要なためである。したがつてマウント部2 e チリード2 b より一段下げる等のIC ナップ1の頂部がより低くなる手数を誇じるか、あるいは畑子2 e をリードフレーム2とは割倒に製作しリードフレーム2上に付着させる方法を仮るかすれば、IC ナップ1と増子2 e とをリードフレーム2 の同一例に配しても蓋支えない。

原7回(a)。(b)はリードフレーム2を折曲げ瓜形 することにより増子2 c を形成した場合の集界回 路の側断面形状を示したもので、同回(a)が修子2 c の突出したもの、同回(b)が煤子2 cが突出しない ものを示している。

第8回(a)。(b)は上述のワイヤギンデインタと具なり、ギャンタギンデインタにより1 C テンプ1とリード2 b とを接続してなる無限回路の例を示

質問で59-227143 (3)

しており、同気(4)の場合に独子でもが相筋モールド3の樹脂表面から発出した例、周辺(4)の場合は同一両をなす例である。欧示しないが数6区(4)の例のように増子2とが相解表面より使んだものもの特可能である。

素 9 図(a)、(b)はギャング ボンデイングによる第 7 図(a)、(b)に相当する構造の朝新面形状を示した ものであり、1 C テンプ 1 が底帯リード2 b に接 続される外は第 7 図と同様である。

第10回(a)、(b)は無9回(a)、(b)の集衆回格の平面 形状を示したもので、リード2 b の I C テップ l 等りの無限は I C テップ l の端子に位度合わせで きるように無額同士が振近し且つ尖つており、 I C テップ l の鬼子に直接接続される。そしてリード2 b のパッケージから突出した部分は短く成 形されている。

お11 図(a)。(b)は上述の美界回断を1 Cカードナなわちプラステックカードに集務回断を超込んだもので、例えば、銀行の自動支払機等において使用されるものに組込んだ例を示している。上述の集

7月回豚10はプラステックカードの表面所足領域で同麼(a)に示すように配される。そして根込物金を順面で示したのが高原(b)であり、無無原統10は接着刑等によりカードのの一方のオーバーレイもに固着される。カードのは一枚のセンターコでは、4が貼り合わせたちの又は一枚のセンターコでに一対のオーバーレイも、5が貼済されてなりが、センターコではとオーバーレイもとの間に印刷が流されている。カードのの全導みは0.6~0.8 まであり、美食回豚10はそれよりも耐く製作できるから、カードのの面と集ま回豚10の面を削一面とすることは容易である。

このカードは所定のカード処理機に投入される と増子2 cを介してカード処理機と集款回路との 間での信号接受が行われ、カード処理される。

本発明は上述のように、集積的路の頂面界にな 子を有するようにしたため、時代ICカード組込 みに達した集積回路が得られる。そして、この ICカードの組込み時にはリード2トが影抗回路 制御から突出したものを用いれば制格別止のため

の補強が行われる。またカード以外に適用しても 集積回路の実施密度を向上することができる。

4. 図面の簡単な説明


親 1 区(a)。(b) および 第 2 図 は 従来の 街路 タイプ 表釈劉路の将造説明図、第 3 図(a)、(b)は同じくセ ラミンクタイプ集教団路の構造説別園、餌4回は 本発射に係る集積回路製作に用いるエフテングで 増子を設けたリードフレームの一代を示す平面図、 第5回(a)。(b)は本発男に係る集衆回路の外観形状 を示す図、第6園(a)。(b)。(c)は第4章のリードフ レームを用いて解放した集積回路の断面構造を示 ナ四、第7四(a)。(b)は折曲げにより強子を形成し たりードフレームによる集積回路の断関構造を示 ナ国、第8回(J. (b)および第9回(J. (b)はイヤン グポンデイングによる無駄回路の断面構造を示す 図。第10回(d)。(b)はギャンタメンディンタによる 集教函路の平面構造を示す図、無11図(3)。(6)は本 発明に係る終釈回銘をICカードに適用した場合 の説明空である。

1…ICナツブ、2…リードフレーム、2m¹ ICナツブマウント部、2m¹リード、2e¹焼子、3¹ 3…裾顕モールド、4¹ 七ラミンク茅板、5¹ メ タライズ電板、6¹ 一番、10¹ 一条形回転、21¹ カード。


比斯人代理人 指 股 荷

空間の外数(内容に変更なし)


第1図









第 4 図





nassi-227145 (5)





第11図





牛 統 補 止 音 85 25 4 7 月 7 B

特許庁長官 石 铲 和 夫 股

- 1. 事件の表示 昭和 58 年 特 許 顧 第 1 0 1 8 1 7 号
- 2. 発射の名称

美数回路パフケージ

3. 補正をする者 事件との関係 特許出版人

(289)大日本印刷依式会社

4. 代 理 人 (無使参与 100) 京京每千代据区大の内三丁第2 等 3 号

(電源東京(211) 2321大代報) 4230 弁理士 排 股

5. 補正命令の日付

(920 (97) A C)

7. 推正の対象

明典学分よび配面

8. 特正の内容

有雑字および回述の示字(内字に安更なし)